Oryginalny nowy procesor Trusted TMR ICS TRIPLEX T8110B

The ICS TRIPLEX T8110B to zaufany moduł procesora TMR zbudowany wokół architektury potrójnej redundancji modularnej (TMR) działającej w trybie blokady krok po kroku (lock-step) z trzema niezależnymi obszarami ograniczania uszkodzeń. Zaprojektowany do realizacji funkcji zabezpieczających zgodnych z normą IEC 61508 SIL 3, T8110B wykonuje każde zadanie aplikacyjne równolegle na wszystkich trzech procesorach, dokonując głosowania wyników przy użyciu mechanizmu 2 z 3 (2-out-of-3), aby ukryć pojedyncze uszkodzenia. Moduł wyposażony jest w synchronizację czasu według sygnału IRIG-B, dwa dodatkowe porty szeregowe oraz dedykowane przekaźniki awaryjne/awarii. Jako centralny rozwiązywacz logiczny systemu zaufanego, ICS TRIPLEX T8110B zapewnia nieprzerwaną pracę, kompleksową diagnostykę w czasie rzeczywistym oraz obsługę gorącej wymiany (hot-swap), stanowiąc rdzeń kontrolerów bezpieczeństwa o wysokiej integralności stosowanych w systemach zatrzymywania awaryjnego, wykrywania pożaru i gazu oraz sterowania turbinami .

Systemy awaryjnego zatrzymania (ESD) – realizuje logikę wyłączenia o wysokiej niezawodności do monitorowania ciśnienia, temperatury i przepływu w rafineriach, instalacjach LNG oraz reaktorach chemicznych

Wykrywanie pożarów i gazów (F&G) – koordynuje detektory płomienia, czujniki gazu oraz ręczne punkty alarmowe w celu uruchomienia wentylacji lub systemu gaszenia

Systemy zarządzania palnikami (BMS) – kontroluje sekwencje zapłonu kotłów i pieców, monitorowanie płomienia oraz cykle oczyszczania dla systemów bezpieczeństwa spalania z oceną SIL‑3

Sterowanie turbinami – zapewnia ochronę przed przekroczeniem prędkości obrotowej, monitorowanie drgań oraz logikę awaryjnego zatrzymania turbin gazowych i parowych w elektrowniach

Krytyczne sterowanie procesowe – działa jako centralny kontroler bezpieczeństwa dla procesów wsadowych i ciągłych o wysokim ryzyku w przemyśle naftowym i gazowniczym, petrochemicznym oraz farmaceutycznym

Wysokodostępne systemy zabezpieczające (SIS) – funkcjonuje jako główny procesor w redundantnej obudowie Trusted, obsługując konfigurację gniazd towarzyszących w celu przełączenia bez przerywania pracy podczas konserwacji

Potrójna redundancja modularna (TMR) z tolerancją błędów 3‑2‑0 – trzy procesory działają synchronicznie; po wystąpieniu pojedynczej usterki system kontynuuje pracę w trybie 2-z-3, a po wystąpieniu dwóch usterek wyłącza się bezpiecznie

Architektura sprzętowo zaimplementowanej odporności na uszkodzenia (HIFT) – automatyczne wykrywanie i izolowanie usterek na poziomie sprzętu; nie wymaga zewnętrznego układu nadzorującego (watchdog)

Certyfikowany zgodnie z normą IEC 61508 na poziomie SIL 3 – zatwierdzony przez TÜV do funkcji zabezpieczających o najwyższej dostępnej klasie integralności

Możliwość wymiany pod napięciem – wymiana modułów w trybie online bez konieczności ponownego załadowania programu przy użyciu konfiguracji gniazd towarzyszących

Kompleksowa diagnostyka w trybie online – okresowe testy autodiagnostyczne procesorów, pamięci, zegarów i szyn danych; usterki są rejestrowane w historii z oznaczeniem czasu wystąpienia

Synchronizacja czasu według standardu IRIG‑B – wejścia IRIG‑B002 i IRIG‑B122 do znakowania czasowego z rozdzielczością 1 ms dla zdarzeń ważnych z punktu widzenia bezpieczeństwa (SOE) w rozproszonych systemach (wyłącznie w modelu T8110B)

Wiele portów komunikacji szeregowej – port diagnostyczny RS232 na panelu czołowym oraz dedykowane porty RS422/485 do połączenia jako urządzenie MODBUS (wyłącznie w modelu T8110B)

Pełna obsługa języków programowania zgodnych ze standardem IEC 61131‑3 – schemat drabinkowy (LAD), diagram bloków funkcyjnych (FBD), tekst strukturalny (ST), lista instrukcji (IL) oraz wykres funkcji sekwencyjnych (SFC)

Podwójne, redundantne wejścia zasilania 24 Vdc – akceptuje napięcie 20–32 Vdc z automatyczną przełączalnością między dwoma źródłami zasilania

Wyjścia przekaźnikowe sygnalizujące usterkę / awarię – styki normalnie zamknięte do zewnętrznego sygnalizowania usterek systemu lub warunków wyłączenia

Wykonywanie aplikacji w trybie synchronicznym (lock-step) – wszystkie trzy procesory wykonują program użytkownika synchronicznie; każdy cykl skanowania obejmuje odczyt wejść, obliczanie logiki i zapis wyjść

głosowanie typu 2 z 3 (2oo3) – dane wejściowe z magistrali międzymodułowej są głosowane przez każdy procesor; dane wyjściowe z trzech procesorów są głosowane przed przesłaniem

Wykrywanie rozbieżności – konfigurowalne dopuszczalne odchylenia dla napięć analogowych (ana_discrep_val), wejść cyfrowych (dig_discrep_val) oraz kanałów wyjściowych (do_discrep_val); rozbieżności wyzwalają alarmy błędów po zdefiniowanym przez użytkownika czasie

Negocjacja aktywny / rezerwowy procesor – po zainstalowaniu drugiego modułu T8110B w gnieździe towarzyszącym aktywny procesor inicjuje proces uczenia się procesora rezerwowego oraz koordynuje przełączenie bez przerywania pracy (bumpless changeover) w przypadku usunięcia lub awarii modułu aktywnego

Rejestrowanie kolejności zdarzeń (SOE) – rejestruje zmiany stanu wszystkich wejść z oznaczeniem czasu z rozdzielczością 1 ms; rejestry są przechowywane w pamięci NVRAM i mogą być pobierane na stację inżynierską

Zarządzanie zegarem czasu rzeczywistego (RTC) – utrzymuje datę/czas dla wpisów SOE oraz zapamiętuje ustawienia zegara w przypadku braku zasilania dzięki pamięci NVRAM; można go odczytywać i zapisywać z poziomu programu aplikacyjnego za pomocą dedykowanych rejestrów RTC (TTMRP_3, TTMRP_4, TTMRP_5)

Konfiguracja pliku System.INI – wszystkie parametry pracy (interwały sondowania, progi rozbieżności, liczba szkieletów, tryb IRIG‑B) są zdefiniowane w jednym pliku tekstowym pobieranym za pośrednictwem zestawu narzędzi

Reset błędów – kasuje zablokowane błędy i ponownie uruchamia diagnostykę; może zostać wyzwolony przyciskiem na panelu czołowym lub zdalnie z poziomu stacji inżynierskiej

Przełącznik do włączenia obsługi technicznej – przełącznik dwupozycyjny (Tryb roboczy / Konserwacja) na panelu czołowym blokuje pamięć przed nieautoryzowanymi pobraniami; usuwalny klucz zapobiega fizycznemu ingerencji

Pytanie 1: Jaki poziom integralności bezpieczeństwa (SIL) obsługuje model T8110B?
A1: The T8110B posiada certyfikat TÜV zgodnie z normą IEC 61508 SIL 3 przy użyciu jako główny procesor w zaufanym systemie TMR. Architektura głosowania 2oo3 zapewnia integralność SIL 3 nawet po wystąpieniu pojedynczego uszkodzenia komponentu .

Pytanie 2: Czy model T8110B można wymienić bez wyłączania zasilania systemu?
A2: Tak. Gdy drugi T8110B jest zainstalowany w gnieździe towarzyszącym, moduł obsługuje wymianę pod napięciem (hot-swap). Procesor zapasowy przejmuje kontrolę jeszcze przed usunięciem aktywnego modułu, zapobiegając w ten sposób jakimkolwiek przerwom w funkcji sterowania .

Pytanie 3: Jakie opcje synchronizacji czasu są dostępne w urządzeniu T8110B?
A3: The T8110B przyjmuje sygnały wejściowe IRIG-B002 (różnicowe RS485/422) oraz IRIG-B122 (modulacja amplitudy o częstotliwości 1 kHz). Pozwalają one na znakowanie zdarzeń SOE z dokładnością lepszą niż milisekunda w rozproszonych szafach Trusted .

Pytanie 4: Jak skonfigurować progi rozbieżności dla modułów wejściowych?
O4: Użyj pliku System.INI. Dla T8403C wejść cyfrowych ustaw parametr dig_discrep_val (wartość domyślna: 250/512 V ≈ 512 mV). Dla T8431C wejść analogowych ustaw parametr ana_discrep_val (wartość domyślna: 40/512 V ≈ 78 mV). Procesor stosuje te wartości do wszystkich pasujących modułów wejścia/wyjścia .

Pytanie 5: Co się dzieje, jeśli w konfiguracji podwójnej T8110B awarii ulegną dwa segmenty procesora?
A5: Aktywny T8110B może tolerować awarię jednego segmentu (obniżenie z trybu TMR do trybu podwójnego działania). Jeśli w tym samym module ulegnie awarii drugi segment, moduł procesora automatycznie izoluje się; rezerwowy T8110B pozostaje w trybie roboczym, zapewniając integralność systemu bez konieczności jego wyłączenia .

Zapytaj teraz: [email protected]