Allen Bradley ICS | Supplyplcs

개요

브랜드명:	ICS TRIPLEX
모델 번호:	T8110B
원산지:	미국
포장 세부 정보:	새제품, 공장 밀봉
배송 시간:	재고 보유 시 배송 기간
결제 조건:	T/T

견적 문의

영업 관리자:	스텔라
이메일 보내기:	[email protected]
WhatsApp으로 문의:	+86 18159889985

사양

사양	세부사항
모듈 유형	신뢰성 있는 TMR 프로세서 모듈
건축	삼중 모듈러 중복(TMR), 3-2-0 오류 허용, 하드웨어 구현 오류 허용(HIFT) 락스텝 구성
프로세서	모토로라 파워PC 시리즈 프로세서 3개(오류 격리 영역당 1개)
프로세서 클록 속도	100 MHz
안전 무결성 수준	TÜV 인증 IEC 61508 SIL 3
메모리	DRAM: 16 MB EDO 60 ns; EPROM: 512 kB; FLASH: 2 MB; NVRAM: 128 kB
보존 변수 저장소	불리언: 1바이트; 아날로그: 4바이트; 타이머: 5바이트
직렬 통신 포트	1개 × RS232(전면 패널 진단용); 2개 × RS422/485(2선식 또는 4선식으로 구성 가능); 1개 × RS485(2선식)(모두 T8110B 전용)
시간 동기화	IRIG-B002 및 IRIG-B122(T8110B 전용)
작동 온도	0 °C에서 +60 °C (32 °F에서 140 °F)
보관/운송 온도	–25 °C ~ +70 °C(–13 °F ~ 158 °F)
상대 습도	10% ~ 95%, 비응결 조건
전원 공급 전압	20 Vdc ~ 32 Vdc
최대 부하/열 방출	80 W
크기 (가 × 너 × 깊)	266 mm × 93 mm × 303 mm(10.5 in × 3.6 in × 12.0 in)
무게	2.94 kg(6.48 lb)
호환 가능 섀시	T8100
I/O 인터페이스	삼중 중복 인터-모듈 버스
SOE 버퍼	1,000개 이벤트(4,000개 이벤트 용량의 CI 버퍼로 전송됨)
인증	TÜV IEC 61508 SIL 3, ATEX, IECEx, UL Class I Div 2

제품 설명

The ICS TRIPLEX T8110B 은 세 개의 독립적인 오류 격리 영역을 기반으로 한 삼중 모듈러 중복(TMR) 락스텝 아키텍처를 채택한 신뢰성 높은 TMR 프로세서 모듈입니다. IEC 61508 SIL 3 수준의 안전 계장 기능을 위해 설계된 T8110B 는 모든 애플리케이션을 세 개의 프로세서에서 동시에 실행하며, 단일 오류를 마스킹하기 위해 3개 중 2개의 투표 방식(2-out-of-3)으로 결과를 검증합니다. 이 모듈은 IRIG-B 시간 동기화 기능, 추가 직렬 포트 2개, 전용 오류/고장 릴레이를 탑재합니다. 신뢰성 높은 시스템의 중심 논리 솔버로서, ICS TRIPLEX T8110B 는 무중단 작동, 포괄적인 온라인 진단 기능 및 핫스왑 지원을 제공하여 비상 정지, 화재 및 가스 감지, 터빈 제어 응용 분야를 위한 고무신뢰도 안전 컨트롤러의 핵심을 담당합니다 .

응용 분야

비상 정지(ESD) 시스템 – 정유소, LNG 플랜트 및 화학 반응기에서 압력, 온도, 유량 모니터링을 위한 고무결성 트립 로직을 실행

화재 및 가스(F&G) 감지 – 화염 감지기, 가스 센서 및 수동 호출 장치를 조정하여 환기 또는 억제 작동을 시작

버너 관리 시스템(BMS) – SIL-3 등급 연소 안전성을 위한 보일러 및 퍼니스 점화 시퀀스, 화염 모니터링 및 퍼지 사이클을 제어

터빈 제어 – 발전 분야의 가스 및 증기 터빈에 대해 초속도 보호, 진동 모니터링 및 비상 정지 로직을 제공

중요 공정 제어 – 석유·가스, 석유화학, 제약 산업 분야의 고위험 배치식 및 연속식 공정을 위한 중앙 안전 컨트롤러 역할 수행

고가용성 안전 계장 시스템(SIS) – 유지보수 중 블랭크리스 체인지오버(bumpless changeover)를 지원하기 위해 이중화된 트러스티드(Trusted) 챠시 내 주요 프로세서로 기능하며, 동반 슬롯 구성(companion slot configuration)을 지원

특징

삼중 모듈러 중복(TMR) 구조 및 3-2-0 결함 허용 기능 – 세 개의 프로세서가 동기식으로 작동; 단일 장애 발생 시 시스템은 3중 중 2중(2-out-of-3) 방식으로 계속 작동하며, 두 번째 장애 발생 시 안전하게 종료됨

하드웨어 구현 결함 허용(HIFT) 아키텍처 – 하드웨어 수준에서의 자동 결함 감지 및 격리; 외부 워치독 필요 없음

IEC 61508 SIL 3 인증 완료 – 최고 무결성 수준까지의 안전 계장 기능에 대해 TÜV 승인 완료

핫스왑 기능 – 동반 슬롯 구성 사용 시 프로그램 재로드 없이 온라인 모듈 교체 가능

종합적인 온라인 진단 기능 – 프로세서, 메모리, 클록, 버스에 대한 주기적 자체 테스트; 결함 정보는 시간 태그가 부여된 히스토리안에 저장됨

IRIG-B 시간 동기화 – 분산 시스템 전반에 걸쳐 1ms SOE 타임스탬프를 제공하는 IRIG-B002 및 IRIG-B122 입력(단, T8110B 전용)

다중 직렬 통신 포트 – 전면 패널 RS232 진단 포트 및 MODBUS 슬레이브 연결을 위한 전용 RS422/485 포트(T8110B 전용)

완전한 IEC 61131‑3 프로그래밍 언어 지원 – 래더 다이어그램(Ladder Diagram), 기능 블록 다이어그램(Function Block Diagram), 구조화 텍스트(Structured Text), 명령어 목록(Instruction List), 순차 기능 차트(Sequential Function Chart)

이중 중복 24 Vdc 전원 입력 – 20–32 Vdc 입력 가능, 두 전원 공급원 간 자동 장애 복구(Failover) 기능 탑재

오류/장애 릴레이 출력 – 시스템 오류 또는 정지 조건 발생 시 외부 알림을 위한 정상 폐쇄(Normally‑Closed) 접점

기능

락-스텝(Lock‑step) 애플리케이션 실행 – 세 개의 프로세서가 모두 사용자 프로그램을 동기식으로 실행; 각 스캔 주기에는 입력 읽기, 로직 처리, 출력 쓰기가 포함됨

2중 3중 투표(2‑out‑of‑3, 2oo3) – 인터-모듈 버스에서 입력된 데이터는 각 프로세서에 의해 투표 방식으로 검증되며, 세 개의 프로세서에서 출력된 데이터는 전송 이전에 투표 방식으로 검증됨

불일치 감지 – 아날로그 전압(ana_discrep_val), 디지털 입력(dig_discrep_val) 및 출력 채널(do_discrep_val)에 대해 설정 가능한 허용 오차; 불일치는 사용자 정의 간격 후에 고장 경보를 유발함

활성/대기 프로세서 협상 – 보조 슬롯에 두 번째 T8110B가 설치되면, 활성 프로세서가 대기 프로세서를 초기화하고, 활성 모듈이 제거되거나 고장 날 경우 충격 없는 전환을 조정함

사건 순차 기록(SOE) – 모든 입력 신호의 상태 변화를 1ms 해상도로 타임스탬프와 함께 기록함; 기록은 NVRAM에 저장되며, 엔지니어링 워크스테이션으로 업로드 가능함

실시간 시계(RTC) 관리 – SOE 기록 항목을 위한 날짜/시간을 유지하며, 전원 상실 시 NVRAM을 통해 시계를 유지함; 전용 RTC 랙(TTMRP_3, TTMRP_4, TTMRP_5)을 통해 애플리케이션 프로그램에서 읽기/쓰기 가능함

System.INI 구성 – 모든 작동 파라미터(측정 간격, 허용 편차 임계값, 섀시 수, IRIG‑B 모드)는 Toolset을 통해 다운로드하는 단일 텍스트 파일에 정의됨

오류 초기화 – 래치된 오류를 해제하고 진단을 재시작함; 전면 패널 푸시버튼 또는 엔지니어링 워크스테이션을 통한 원격 제어로 실행 가능

정비 활성화 키스위치 – 전면 패널에 장착된 2단계 스위치(Run / Maintain)로, 무단 다운로드로부터 메모리를 보호함; 분리 가능한 키는 물리적 조작을 방지함

자주 묻는 질문(FAQ)

Q1: T8110B는 어떤 안전 무결성 등급(SIL)을 지원합니까?
A1: The T8110B t8110B는 신뢰성 있는 TMR 시스템 내 주요 프로세서로 사용될 때 IEC 61508 SIL 3에 대한 TÜV 인증을 획득함. 2oo3 투표 아키텍처는 단일 부품 고장 후에도 SIL 3 무결성을 보장함 .

Q2: 시스템 전원이 켜진 상태에서 T8110B를 교체할 수 있습니까?
A2: 예. 두 번째 T8110B 동반자 슬롯에 설치된 경우, 모듈은 핫스왑 교체를 지원합니다. 대기 중인 프로세서가 활성 모듈이 제거되기 전에 제어 기능을 인계받아, 제어 기능의 중단을 방지합니다 .

Q3: T8110B에는 어떤 시간 동기화 옵션이 제공되나요?
A3: The T8110B iRIG-B002(RS485/422 차동 신호) 및 IRIG-B122(1 kHz 진폭 변조) 입력 신호 모두를 수용합니다. 이를 통해 분산된 Trusted 섀시 전체에서 SOE 이벤트의 밀리초 이하 정밀도 타임스탬프를 부여할 수 있습니다 .

Q4: 입력 모듈의 편차 임계값은 어떻게 설정하나요?
A4: System.INI 파일을 사용하세요. T8403C 디지털 입력의 경우, dig_discrep_val을 설정합니다(기본값: 250/512 V ≈ 512 mV). T8431C 아날로그 입력의 경우, ana_discrep_val을 설정합니다(기본값: 40/512 V ≈ 78 mV). 프로세서는 이러한 값을 일치하는 모든 I/O 모듈에 적용합니다 .

Q5: 이중 T8110B 구성에서 두 개의 프로세서 슬라이스가 동시에 고장나면 어떻게 되나요?
A5: 활성 T8110B 한 개의 슬라이스 장애를 허용할 수 있음(3중 모드(TMR)에서 이중 동작으로 성능 저하). 동일한 모듈 내에서 두 번째 슬라이스가 고장나면 해당 프로세서 모듈은 자동으로 격리되며, 대기 T8110B 모듈은 계속 작동하여 시스템 무결성을 유지하고, 정지 없이 운영을 지속함 .

지금 문의하기: [email protected]